Collaborations BULL

lundi 24 juin 2013
par  Laurence Viry
popularité : 91%

Nouvelles architectures

Dans le cadre d’Equip@Meso (arrivée de la nouvelle machine FROGGY) et de notre nouvelle collaboration, Bull est disposé à nous donner accès à des accélérateurs (Xeon Phi, GPU Nvidia Kepler,...) et d’échanger expertise et savoir-faire sur la programmation de ces nouvelles architectures.

  • Une première rencontre a eu lieu le 19 avril 2013 qui a permis de générer des discussions et mettre en place quelques objectifs. Plusieurs chercheurs grenoblois ont présenté leurs travaux et/ou leurs motivations à s’orienter vers ces nouvelles architectures.
  • Une premier projet a été choisi sur l’application de Nathanael Schaeffer (IsTerre) "Spherical Harmonic Transform" en collaboration avec Vincent Boulos (BULL).

Centre d’excellence sur le parallélisme de BULL

La proximité les chercheurs grenoblois qui travaillent sur la nouvelle machine du projet equip@meso (FROGGY) est le centre de compétence HPC de BULL devrait nous permettre des échanges de compétences intéressantes pour la communauté du calcul grenoblois.

Séminaires/Formations

  • Formation outils et méthodologie d’analyse de performance Le 5 Juin 2014, salle des écoles doctorales au LJK - Saint Martin-d’Hères

Pour en savoir plus

Collaboration en cours

  • Une première collaboration a été amorcée sur les architectures Xeon-phi sur l’application de Nathanael Schaeffer "Spherical Harmonic Transform" en collaboration avec Vincent Boulos (BULL).

Un séminaire pour un retour d’expérience sur cette collaboration a eu lieu le 23 octobre au LJK (campus de SaintMartin d’Hères). Le séminaire s’est décomposé en trois parties :

1ere partie : description des Xeon Phi, l’architecture, le forces, les faiblesses. (par quelqu’un de chez bull)

2eme partie : retour d’expérience sur le portage de la transformée en harmoniques sphériques sur Xeon Phi. (N Schaeffer les slides)
- Etat avant portage et performance sur cpu, difficultés rencontrées, résultats en termes de performance et de d’utilisation possible, comparaison avec OpenCL sur gpu (N Schaeffer slides).
- Stratégie adoptée et outils (V Boulos les slides)

3eme partie : Quelques réponses aux questions posées au cours du séminaire :

Est-il possible d’avoir des résultats présentant le coût de revient au Tflops. ?
Il est difficile et délicat d’aborder des arguments commerciaux dans le cadre réservé à cette étude.
Comment éviter de déterminer statiquement, "MIC:0" ou "MIC:1", le MIC sur lequel je souhaite lancer mon application ? Comment préciser dynamiquement le MIC que je cible ?
Il est possible d’utiliser une variable telle que "d" qui serait définie comme argument au lancement de l’application puis récupérée pour déterminer le MIC ciblé "MIc:d". Ex : ./SHT -d 1 => MIC:1
Est-il possible d’utiliser MPI avec les MIC ?
Il est possible de lancer une application sur un MIC et utiliser MPI pour communiquer entre les coeurs du MIC. Il est également possible de lancer une application sur plusieurs MIC avec MPI.
Existe-t-il un support pour MIC dans Matlab ?
Pas actuellement
Est-il possible d’utiliser d’autres implémentations qu’intelmpi pour des communications MPI ?
Oui, cela devrait être possible. Il faudrait recompiler le lanceur avec les bons paramètres pour qu’il puisse reconnaître le MIC comme un élément de calcul. Aucune idée concernant les performances par contre.
Est-on limités au compilateur intel si l’on souhaite compiler notre application pour le MIC ?
GCC permet de compiler pour le MIC. Cependant, il ne permet pas de vectoriser. Donc, dans un sens non puisqu’il est nécessaire d’exploiter le parallélisme vectoriel afin de bénéficier des performances maximales du MIC. PGI supporte les MIC grâce à OpenACC.

Actuellement, des processeurs Xeon-phi sont en cours d’installation et de configuration sur la machine FROGGY de CIMENT. Un séminaire pour un retour d’expérience sur cette collaboration a été programmé le 23 octobre 2013.

  • Un groupe de travail a été amorcé (L Debreu, S Masson,...) sur l’adaptation des modèles en océano/météo sur les nouvelles architectures (Xéon-phi, GPU,...). Une premère étape consiste à la mise en place d’une maquette informatique permettant d’avancer sur les différents verrous actuels du calcul parallèle sur ces modèles.

Agenda

<<

2019

 

<<

Octobre

 

Aujourd’hui

LuMaMeJeVeSaDi
30123456
78910111213
14151617181920
21222324252627
28293031123
Aucun évènement à venir les 6 prochains mois